## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-278353

(43)Date of publication of application: 14.11.1990

(51)Int.CI.

G06F 12/16 G06F 11/16

(21)Application number: 02-052566

(71)Applicant : BULL: SA

(22)Date of filing:

03.03.1990

(72)Inventor: BACOT PIERRE

**MAGNAUD GUY** 

PAIRAULT JEAN-JACQUES

(30)Priority

Priority number: 89 8902751

Priority date: 03.03.1989


Priority country: FR

# (54) EXCHANGING METHOD FOR MEMORY MODULE WITHIN DATA PROCESSING SYSTEM AND DATA PROCESSING SYSTEM FOR EXECUTING THE METHOD

#### (57)Abstract:

PURPOSE: To exchange a memory module without interrupting the functioning state of a system by executing a writing request by means of the same address at the same time by a module to exchange and a module for exchange, allowing only the former module to execute a reading request and allowing only the module for exchange to execute a request generated later after the finish or re-copying operation.

CONSTITUTION: Concerning all the writing requests toward the module to exchange, the module to exchange MUi and the module for exchange MUr execute writing requests by the same address and at the same time and concerning all the reading requests toward the module to exchange, only the module to exchange MUi is allowed to execute the reading request. Then a reading request at the whole address set over the whole memory space of the module to exchange and next re-copying operation consisting of rewriting request are started. When re-copying operation is finished, concerning the whole later



requests toward the module to exchange MUi, only the module for exchange MUr is allowed to execute the requests generated later by the same address. Thereby one or plural memory modules of he data system can be exchanged.

### ⑲ 日本国特許庁(JP)

① 特許出願公開

# ⑩公開特許公報(A)

平2-278353

識別記号

庁内整理番号

❸公開 平成2年(1990)11月14日

G 06 F 12/18 11/16 3 1 0 310 F 7737-5B 9072-5B

審查請求 有 請求項の数 15 (全17頁)

会発明の名称

データ処理システム内のメモリモジュールの交換方法と該方法を実

施するためのデータ処理システム

額 平2-52566 ②特

22出 願 平2(1990)3月3日

優先權主張

図1989年3月3日図フランス(FR)⑩89 02751

何発 明 者 ピエール パコ

フランス国 92370 シャヴィーユ リュ デ プティ

ポワ 17

四発 明者 ギィ マノー フランス国 78580 モール アレ デ メロヴアンジャ

の出 願 人 ピユル エス、アー、

フランス国 75764 パリ セデックス 16 アヴニュ

ドウ マラコフ 121

四代 理 人 弁理士 越 場 隆

最終頁に続く

#### 明 細 音

#### 1. 発明の名称

データ処理システム内のメモリモジュー ルの交換方法と該方法を実施するための データ処理システム

#### 2. 特許請求の範囲

- (1) データ処理システムの1つもしくは複数のメ モリモジュール(M U。)の交換を実施する方法 であって、核モジュール (MU, ) はパス (MB) を介してシステムの処理手段(CPU)と通信し、 該パス(MB)は、上記モジュール(MU」)が 接続される接続ロケーション (Ci) を備え、
- a)正常構成のシステムに必要な接続ロケーショ ン(C<sub>1</sub> )以外に、少なくとも1つの予備の接続 ロケーション(C・)を嫡え、
- b)交換すべきモジュールが識別されると、交換 用モジュール(MUr)を上記予備接続ロケーシ ョンの1つ(C。)に接続し、

- c) 交換すべきモジュール (MU; ) に向けられ た全ての書込み要求について、交換すべきモジュ ール(M U i )と交換用モジュール(M U i )に より同時に同じアドレスで書込み要求を実行し、 交換すべきモジュール(MUI)に向けられた全 ての旋取り要求について、交換すべきモジュール (MU<sub>1</sub>)だけに洗取り要求の実行を許可し、 d) 交換すべきモジュールのメモリ空間全体にわ
- 再者込み要求から成る再コピー操作を開始し、 e) 再コピー操作が終了すると、上記交換すべき モジュール(MU」)に向けられた後の全要求に ついて、交換用モジュール(M U。)だけに後で 起こった上記要求の実行を同一のアドレスで許可 する

たるアドレス集合全体での読取り要求、次いで、

ことを特徴とする方法。

(2) 上記再コピー操作が、該システムで実行中の 他のプログラムと並行して実施可能であることを 特徴とする請求項1記載の方法。

(3) 交換すべきモジュール (M U」) だけに読取 り要求の実行を許可するために、全ての読取り翌 求が交換すべきモジュール(M U i ) と交換用モ ジュール(M U。)に同時に送られ、通常これら 2つのモジュールが読み取るべきデータにアクセ スし、アクセスされたデータの交換用モジュール (MUr) による伝送が禁止されることを特徴と する請求項1または2のいずれか一項に記載の方 法。

(4) 交換用モジュール (MU, ) が、返モジュー ルのステータスを交換用であると知らせるモード インジケータ (MOD) によりマークされ、上記 禁止が該モードインジケータ (MOD) によって 条件付けられることを特徴とする請求項3記載の 方法。

(5) システムが、正常構成でヵ種のモジュールを 備え、全ての要求は、対応するアドレスに応じて、 「論理選択信号」(STL」)と呼ばれるn個の

に送られることを特徴とする請求項5記載の方法。

(7) 上記再コピー操作が終了した後、交換用モジ ュール(MU、)だけに要求の実行を許可するた め、交換すべきモジュール(M U i )に付属する ステータスインジケータ(ON。)と交換用モジ ュールに付属するモードインジケータ (MOD) のそれぞれの論理値を変えることを特徴とする論 求項6記載の方法。

(8) 上記メモリモジュール(M U,)にエラー検 出および訂正手段(ECC)が付属し、モジュー ル(MU,) 中で検出されたエラーが訂正不可能 となる前に抜モジュール(MUL)の交換が実施 されることを特徴とする請求項1~7のいずれか 一項に記載の方法。

(9) パス(MB)を介して複数のメモリモジュー ル(MUi) に接続される処理手段 (CPU) を うち1つの信号をアクティブにし、

パス(MB)に実際に接続された各モジュール は、「物理選択信号」(STi)と呼ばれる選択 信号により制御されて、所定の要求に応じて2つ のモジュール(MU、、MU」)を同時に選択す ることができように、上紀所定の要求に対応する 論理選択信号 (STL;) は、上記2つのモジュ ール(MUi、MUi)にそれぞれ与えられる2 つの物理選択信号(ST)、ST))を同時にア クティブにすることを特徴とする請求項4記載の

(6) 物理選択信号(STi)が接続ロケーション (C, ) を介してモジュール (MU, ) に伝送さ れ、各接続ロケーション(C。)にはシテータス インジケータ (ON」) が付属し、

モジュール(MU。)が配置された接続ロケー ション(Ci)に対応する抜ステータスインジケ ータ (ON。) が所定の論理値をもつ場合にだけ、 物理選択信号(STi)がモジュール(MUi)

が接続される接続ロケーション(C。)が設けら れ、更に、上記処理手段(CPU)から出たメモ リアクセス要求に対応するアドレスに応じて上記 モジュール(MU、)を選択するための制御手段 (SCU、11)が設けられており、保守装置(S P)がはシステムに接続されている、データ処理 システムであって、

a) 正常構成のシステムに必要な接続ロケーショ ン(C. )以外に、ここに交換用モジュール(M U.) を受けるための少なくとも1つの予解接続 ロケーション(Cr)を鍛え、

b) しつのモジュール (M U , ) を別のモジュー ル(MUr)と交換するため、上記制御手段(S CU, 11) 12.

— 交換すべきモジュール(M U . )に向けられ た杏込み要求が、交換すべきモジュール (M U;) とこれに対応する交換用モジュール(MU。)に より同時にかつ同じアドレスで実行され、

一 交換すべきモジュール (M U、) に向けられ 購え、抜パス(MB)には、上記モジュール(MU $_{i}$ ) た読取り要求が、交換すべきモジュール(MU $_{i}$ ) だけによって実行される

ように、保守装置(SP)により設定されること ができ、。

c) システムが、上記保守装置 (SP) の制御下で、読取り要求と再書込み要求から成る再コピー操作を交換すべきモジュール (MU,) のメモリー空間全体にわたるアドレス集合全体で実行するための手段を備える

ことを特徴とするシステム。

Q 上記再コピーを実行するための手段が、処理 手段(CPU)中にロードされたプログラムまた はマイクロプログラムから構成され、

故プログラムまたはマイクロプログラムが、上記処理手段(CPU)で実行中の他のプログラムと並行して実行可能であることを特徴とする請求項9記載のシステム。

(I) 上記制御手段 (SCU、11) が、要求に対応 するアドレスに応じて、モジュール (MU, ) の

(Mじ、)にそれぞれ付回した禁止回路(11)から構成され、モジュールの返禁止回路(11)は、所定の第1の論理状態について、上記モジュール(Mじ、)中で読み取られたデータの伝送の禁止を制御する「モードマルチバイブレータ回路(BM)を備えるマルチバイブレータ回路(BM)を保守装置(SP)により第1の論理状態に置くことができることを特徴とする請求項11記載のデータ処理システム。

(3) システムが正常構成で「個のモジュール(M U」)を備え、上記選択回路(SCA、4)が、 任意の要求に対応するアドレスに応じて、「論理 選択信号」(STL」)と呼ばれる「個の信号の うち」つの信号を発生する論理選択回路(SCA) を備え、上記選択回路(SCA、4)は変換回路 (4)を備え、絃変換回路は、論理選択信号(S TL」)に応じて、かつ上記保守装置(SP)に 与えられた設定によって、1つもし(は複数のモ 物理選択信号(STi)を発生するための選択回路(SCA、4)を備え、

返選択回路(S C A 、 4)は、保守装置(S P)により条件付けられて、所定のモジュール(M U₁)に対応するアドレスの集合全体について、この集合のどのようなアドレスにも応答して、上記選択回路(S C A 、 4)が所定のモジュール(M U₁)の物理選択信号(S T₁)と、別のモジュール(M Uァ)の物理選択信号(S Tァ)を同時に発生するようにし、

上記制御回路(SCU、11)が禁止手段(11)を備え、接禁止手段は、少なくとも1つの任意のモジュール(MU、)が該モジュール(MU、)中で読み取られたデータを送ることを禁止するように、保守装置(SP)により条件付けることができる

ことを特徴とする請求項9または10のいずれかー 項に記載のデータ処理システム。

02 上記禁止手段 (11) が、メモリモジュール

ジュール (MU, 、MU, ) にそれぞれ向けられる1つもしくは複数の物理選択信号 (ST, 、ST, ) を発生することを特徴とする請求項12記載のデータ処理システム。

GO 物理選択信号(ST.)が接続ロケーション(C.)を介してモジュール(MU.)に伝タスれ、各接にケーション(C.)にはステータ、はマルチバイブレータ回路(ON.)が付属し保証では、上記モジュール(MU.)が配置された接続ロケーション(C.)に付属するはステータスマルチバイブレータ回路(ON.)が、所定の第1の論理状態にある場合にだけ、物理選択信号(ST.)がモジュール(MU.)に送られることを特徴とする請求項13記載のデータ処理システム。

四 上記制御手段 (SCU) が、モード変更回路 (5) を備え、抜モード変更回路 (5) は、上記 ステータスマルチバイブレータ回路 (ON,) の1つが、所定の第2の論理状態に置かれているとき、モード変更信号 (CHMOD) を発生し、該モード変更信号 (CHMOD) は、各モジュール (MU,) の禁止回路 (II) に与えられ、このとき抜禁止回路 (II) はモードマルチバイブレータ 回路 (BM) を第2の論理状態に置くことを特徴とする請求項14記載のデータ処理システム。

#### 3. 発明の詳細な説明

#### 産業上の利用分野

本発明は、データ処理システムの分野に関し、 特に詳細には、このようなシステムの使用可能度 の改善の問題に関する。

#### 従来の技術

長年にわたり、設計者はシステムの信頼性を改善することに専念してきたが、特に部品の信頼性の向上により大きな進歩が逮成された。さらに、通切なシステムの論理的および技術的構成により

を介して接続することができる。外部と通信するために、プロセッサは1つもしくは複数の人力ー出力ユニットにも接続されている。主要素の他に、システムの初期化および保守、例えば、様々なユニット中で検出されたエラーの報告のため使用される通常「サービスプロセッサ」と呼ばれる保守装置が一般に上記要素に付属している。

これら部品中に欠陥が存在してもエラーを避ける ことができる。

しかし、使用した手段の有効性がどうあれ、エラーを訂正して欠陥をカバーする可能性は限られている。このような制限は、システムが複雑になればなるほど大きくなる。

この問題を解決するため、システムの欠陥要素 を交換することが考えられる。

このような修理により起こる妨害は、システム の使用可能度に影響を及ぼすので、当然できる限 り減少しなければならない。

使用可能度の問題に取り組むためには、データ 処理システムを構成する様々な要素を考慮ユニンス ればならない。システムは主に3種類のユニン はなわち、プロセッサ、メモリモジュールおる。 力の出力制御ユニットをいくつか備えてしてである。 このメモリモジュールと通信する次のでである。 のメモリモジュールと通信するに直接サい はインターフェースとして作用する制御ユニット

より実現することができる。

この危険性を減少させるため、現在のメモリモジュールは、技術語を成すピットの各々が異なる 部品に保存されるように複数の部品から構成され ている。その結果、1語の任意の2つのピットに ついての故障の確率は等しく、互いに無関係とな るので、予備部品中に記憶されたハミングタイプ の自動訂正コードを使用することができる。この ようにして、1つまたは複数の部品の故障を検出 し、訂正することができる。

#### 発明が解決しようとする課題

しかし、モジュールの寿命中、訂正不可能となっての表でする可能性もある。 従って交換をする可能性もあって交換をする前にモジュールの交換をする前にモジュールを対象した。 この間はならない。 この間はの解ジュールはならない。 この間はたモンステムが許す限り、 故障した情報をでいる。 モジュールの交換後、 放陰した情報といる。 モジュールの交換後、 放陰した情報といるのでする。 しかし、 この要素を含んでいる場合に実施するのが難しい。

もうしつの解決法は、故障したモジュールのデータをシステムのしつもしくは複数の別のモジュ

- c) 交換すべきモジュールに向けられた全ての者 込み要求について、交換すべきモジュールと交換 用モジュールにより同時に同じアドレスで得込み 要求を実行し、交換すべきモジュールに向けられ た全ての読取り要求について、交換すべきモジュ ールだけに読取り要求の実行を許可し、
- d) 交換すべきモジュールのメモリ空間全体にわたるエドレス集合全体での銃取り要求、次いで再 者込み要求から成る再コピー操作を開始し、
- e) 上記再コピー操作が終了すると、交換すべき モジュールに向けられた後の全要求について、交 換用モジュールだけに後で起こった上記要求の実 行を許可する

ことを特徴とする方法を提供する。

この方法により、再コピー操作がシステムで実行中の他のプログラムと同時に実施可能となることに留意すべきである。実際には、再コピーの間中、交換すべきモジュールに向けられた全ての要求は、再コピーの終了を待つことなく満たされる。 反対に、一般に手で行われるメモリ再構成を実施 ールに移すことである。しかし、この方法は、メ モリ空間の再割当てを行う必要があり、その結果、 該当するメモリ空間用のアドレス対応テーブルを 管理しなければならないソフトが複雑になる。

本発明は、システムの機能状態をできる限り妨害せずにメモリモジュールを交換するための簡単 な解決法を提供することを自的とする。

### 課題を解決するための手段

本発明は、データ処理システムの1つもしくは 複数のメモリモジュールの交換を実施する方法で あって、彼メモリモジュールはパスを介してシス テムの処理手段と通信し、彼パスは、上記モジュ ールが接続される接続ロケーションを備え、

- a) 正常構成のシステムに必要な接続ロケーション以外に、少なくとも1つの予備の接続ロケーションを備え、
- b) 交換すべきモジュールが識別されると、交換 用モジュールを上記予備接続ロケーションの1つ に接続し、

する従来の方法では、取り替えるべきモジュールにあるプログラムは繰り返さなければならない。

従って、このような特性を利用し、本発明の別の特徴に従えば、再コピー操作は、システムで実行中の他のプログラムを並行して実行す可能である。

 認取り要求の実行は、一般に複数の段階的操作を必要とする。その結果、検討している方法では、ステェタスの変更が読取り操作中に起こらないようにしなければならない。そのためには、疏取り期間以外にしかステータスの変更を許可しない機構を備えることができるが、これは実施を複雑にすることになる。

この問題点を解決するため、本発明の別の特徴に従えば、再コピー操作中、決取りまたは書込み要求を交換すべきモジュールと交換用モジュールに同時に送り、抗取り要求の場合には、2つのモジュールは通常読み取るべきデータにアクセスするが、アクセスされたデータを交換用モジュールが送ることは禁止される。

従って、読取り操作中にステータス変更が起こっても、読取りの操作は確実に実施される。

本発明の別の特徴に従えば、アクセスされたデータ伝送の類止は、交換用モジュールを示し、このモジュールの代替ステータスを知らせることのできるモードインジケータにより調整される。

本発明はまた、すでに説明した方法の実施を可能にするデータ処理システムを提供する。本発明に従うシステムは、パスを介して複数のメモリモジュールに接続される処理手段を備え、核パスとよれるといるという。このシステムは、処理手段から出たメモリアクセス要求に対応するアドレスに応じてモジュールを選択するための制御手段も備え、さらに

複数のメモリモジュールを備える従来のシステ ムでは、読取りまたは春込み操作は、1つのアド レスから発生した進択信号を該当するモジュール に送信することにより初期化される。従って、こ れらのシステムは選択回路を備えており、この回 路はプロセッサの1つが供給した論理アドレスに 応じて、n(nはモジュール数)個のうち1つの 選択信号を送る。本発明の実施のためには、選択 回路を変える必要があるが、できる限り簡単な方 法で変えるのが望ましい。このため、従来の回路 を再使用するが、信号がモジュールに直接送信さ れることはない。これらの信号は、ソフトのレベ ルで明白な「論理」モジュールを定めることので きる「論理選択信号」と呼ばれる中間信号として 作用する。次に、論理信号の物理信号への変換に より物理的レベルで論理モジュールー物理モジュ ールの対応を実現する。正常な機能状態では、こ の対応は一対一である。反対に、再コピーの間、 交換すべきモジュールと交換用モジュールに同時 に送られる2つの物理信号は論理信号に対応する。

保守装置が該システムに接続されている。上記システムはさらに、

- a) 正常構成のシステムに必要な接続ロケーション以外に、交換用モジュールを受ける少なくとも しつの予備の接続ロケーションを備え、
- b) しつのモジュールを別のモジュールと交換するために、上記制御手段は、
- 一 交換すべきモジュールに向けられた全ての者 込み要求が、交換すべきモジュールとこれに対応 する交換用モジュールにより同時にかつ同じアド レスで実行され、
- 一 交換すべきモジュールに向けられた全ての袋取り要求が、交換すべきモジュールだけによって 実行される

ように、保守装置により条件付けることができ、 c)システムが、上記保守装置の制御下で、挽取 り要求と再沓込み要求から成る再コピー操作を交 検すべきモジュールのメモリ空間全体を覆うアド レス全体で実行するための手段を備える ことを特徴とする。 特殊な実施態様によれば、上記システムは、再コピー機作を実行する手段が、上記処理手段中に 充填されたプログラムまたはマイクロプログラム から成り、版プログラムまたはマイクロプログラム ムが、上記処理手段で実行中の他のプログラムと 並行して実行可能であることを特徴とする。

本発明を実施するための他の特徴および実施例 の詳細は、添付の図面を参照にして以下に説明す ることにする。

#### **买** 施 例

第1図は、非限定的な例として、本発明の実施を可能にするデータ処理システムを示す。ここに説明するシステムは、複数の基本プロセッサCP。、... CP。から構成される処理手段CPUを有するマルチプロセッサシステムである。これらプロセッサの各々は、他のユニットの各々は、他のユニットの書きるようにシステムバスSBに接続されている。1つまたは複数の入力ー出力コニット10UもまたシステムバスSBに接続されている。

MC:をそれぞれ介して様々なユニットCPU、SCU、MU,に接続されている。これらのラインは、ユニットに含まれる保守回路(図示せず)に接続される。これらの保守回路は、診断を行ったり、サービス回路により命令される保守接作をユニット中で行うために設計されている。さらにサービスプロセッサは端子と同じ様にシステムに投続することができる。この接続方法(図示すを定動するための読取りおよび再書込みプログラムを記動させることができる。

ここに行う説明では、本発明に従うシステムは 予備コネクタC,の存在によってのみ従来のシス テムと物理的に区別される。尚、この予備コネク タC,は、メモリモジュールの交換操作に使用さ れる。

上に説明したシステムは、メモリに割当てられた個別のパスMBを有する。しかし、プロセッサ、入力ー出力ユニットおよびメモリモジュールが共有する単一のパスを備えたシステムにも本発明は

れている。さらにこのシステムは、接続ロケーシステムは、接続ロケーをおった。 C 、、・・・ C 、、・・・ C 、を ないのシステムは、接続ロケーを ないの C 、、・・・ C 、、・・・ C 、、・・・ C 、を ないの C 、、・・・ C 、、・・・ C 、を ないの C 、、・・・ C 、を ないの C 、を ないの C 、を ないの C でいるの C でいるの C といるの C でいるの C でいる C でいるの C でいる C でいるの C でいるの C でいる C

「中央サブシステム」と呼ばれる上記集合体には、特にシステムの初期化および保守操作に役立つサービスプロセッサから主に構成される保守装置が付属する。サービスプロセッサは、オペレータとの対話を可能にする表示および制御手段を備える。いくつかの保守操作を実施するため、サービスプロセッサSPは、保守ラインMC」、MC」、

適用できることに留意されたい。

第2図は、メモリ制御ユニットSCU、ならびに該ユニットと一方でシステムバスSB、他方でメモリバスMBとの接続をさらに詳細に示すものである。

従来の方法では、制御ユニットSCUは、システムパスSBを介してプロセッサと制御信号RQおよび応答信号ACK、アドレス信号ADLおよびデータDTLを交換する。さらに、制御ユニットSCUはメモリモジュールに向けて選択信号ST、制御信号ED、LD、WR、LGおよびモジュール内のアドレス信号ADを送り、モジュールから監視信号BUSY、DOFを受け、モジュールとデータDTを交換する。

本発明の特殊な実施例によれば、制御ユニット SCUは、モード変更信号CHMODも送る。こ の信号については後に詳しく説明することにする。

本発明は、例えば、「メッセージ」形式のバス 等任意の形式のシステムバスに充分適用可能であ ることに図慮されたい。 説明した実施例では、メモリモジュールと交換された信号を2値類に分類することができる。すなわち、全モジュールに共通の信号AD、DT、LG、WR、CHMODと、ただ1つのモジュールにだけ関与する信号ST、ED、LD、BUS、Y、DOFである。後者の信号は、メモリバスに接ている。例えば、選択ラインSTはコネクタCにより、....C,にそれぞれ接続される。例えば、、....C,にそれぞれ接続されたラインST。、ST,から構成される。

本発明を実施するためには、制御ユニットSCUが1つの要求について複数のモジュールを同時に選択することができることが必要である。反対に、従来のシステムでは、制御ユニットは一度にただ1つのモジュールしか選択することはできない。実施を簡略にするため、提案する解決法では、従来の制御ユニットを構成する要素の大部分をそのまま残し、これに同時選択を可能にする予備回路を付加することを試みる。

制御ユニットSCUにおいて、従来の3つの主要サブシステム、すなわちデータ伝送回路SCD、アドレス処理回路1、2、3、ならびに制御回路SCAが織別される。前述の予備回路はモジュールと制御回路SCA間で交換される信号の変換回路4である。これらの機能回路に、例えば、接続系列から成る保守ラインMC。を介してサービスプロセッサSPに接続される保守回路5、5Aが付加される。

ジュールに対応する付属の「論理」モジュールを 定義する。

これから第2図に示した制御ユニットならびに その機能についてさらに詳しく説明することにする。

プロセッサから出た要求は、書込みの場合には アドレス信号ADLおよびデータDTLを伴う制 御信号RQの形態をしている。

この要求ならびに制御ユニットの状態に応じて、 回路SCAは応答信号ACKを供給する。アドレ

ス処理回路は、回路SCAにより制御され、バス SBのアドレスADLのラインに接続された入力 級街装置 1 とパスMBのアドレスADのラインに 接続された出力緩衝裝置3を備える。入力緩衝装 置しは複数のレジスタから構成することができ、 各レジスタはプロセッサまたはシステムの人力ー 出力制御ユニットに割当られる。同様に回路SC Aにより制御されるデータ伝送回路SCDは、ェ **ラー検出および訂正回路ECCを介して、システ** ムバスSBのデータDTLのラインをメモリバス MBのデータDTのラインに接続する。回路EC Cは従来の形式でよく、エラー検出信号ERを送 る。入力緩衝設置1の出力は、受けたアドレスA DLと選択すべき論理モジュール間の対応を成立 させるのに役立つ論理構成の連想テーブル2に選 択的に接続される。この対応は、制御回路SCA に伝送された一致信号HITにより実現される。 制御信号RQおよび一致信号HITに応じて、制 御回路SCAは、メモリモジュールを制御するの に役立つ論理選択信号STLおよび論理制御信号

EDL、LDLを発生することができる。さらに 回路SCAは、モジュールの状態および応答を表 す論理監視信号BUSYL、DOFLを受ける。

制御ユニットSCUはまた、読取りまたは書込 みのいずれに関するかを示す論理値を有する信号 WRを送る。さらに、制御ユニットは移動長さを ボす信号しGを送る。これらの信号WR、LGは 制御回路SCAから出て、変換なしにモジュール に与えられる。

制御ユニットSCUは第一に、サービスプロセ ッサから出たコマンドを記憶、伝送し、第二にサ ーピスプロセッサの制御下で制御ユニットに関す。 るエラー報告を記憶、伝送する願きをする。特に、 回路 5 は、変換回路 4 の位置決めと前述の信号 C HMOD発生のため保守回路 5 Aを制御する。

変換回路 4 を除き、制御ユニットSCUを構成 する要素は、メモリ制御ユニットの技術において 公知の形式のものである。従って、これらの実現 は当業者の技術的範囲内にあるので、これら要素 についての説明は省略する。本発明がさらに明瞭 に理解されるように、制御ユニットと交換される 主要な信号と関連してこの制御ユニットの主な機 能について説明することにする。勿論、ここで説 明する制御ユニットは一例にすぎず、この制御ユ ニットの多数の変形例が、本発明の範囲を越える ことなく考えられる。

ここで考慮する例では、制御ユニットSCUは、 複数のプロセッサと複数のメモリモジュール間の インターフェースとして作用する。本来のメモリ 制御ユニットの役割の他に、制御ユニットSCU はプロセッサから出た要求の一箇所集中化の機能 も有する。このため、特徴中の要求は回路SCA により管理された特徴ファイル中に配置される。 各論理モジュールについて、システムがプロセッ サおよび入力ー出力ユニットを備えるのと同数の 要求を配憶することができる待殺ファイルを用意 する。受けた要求に応答し、終当するメモリモジ ュールの使用可能度に応じて、回路SCAは、ァ ドレス情報ADおよびデータDTを伴う、あるい はこれらが後に続く選択信号および論理制御信号

の伝送によりモジュールのレベルで読取りまたは ひろ操作の実行を開始する。 要求の受け手であ USYLの1つに現れる使用中の信号により制御 回路SCAがこれを検知する。この場合、回路S CAは、モジュールが解放されるまでモジュール に対応する待機ファイルの提衝メモリ中に待機中 の要求を維持する。

待機中の要求の受け手であるモジュールが使用 可能になれば、信号BUSYLの1つは、例えば、 論理菌 0 を取って状態を変え、要求を実行するこ とができる。待傚ファイルの更新と並行して、回 路SCAは論理選択信号STLの1つをアクティ プにし、この論理選択信号が今度は信号STをア クティブにする。回路SCAはまたアドレスAD を出力レジスタ 3 中に配置する。ラインLGは移 動長さを表す論理プロフィールに配置される。最 後に、要求が銃取りあるいは費込みのどちらであ るかによって、信号WRは論理値Oまたは1に位 歴する。上紀の信号は、要求を実行する状態にあ

る該当するモジュールが受ける。

読取りの場合には、モジュールで読み取られた るモジュールが使用できない場合には、ラインB . データの使用可能皮は、論理信号DOFLに変換 された信号DOFの!つによって制御回路SCA に通知される。回路SCAがデータを受ける状態 にあるときは、モジュールが受けた信号EDの1 つをアクティブにし、データの伝送を許可する。 次に、これらデータは回路SCDNO入力緩衝姿 置にロードされる。その後、これらデータは、シ ステムパスに関して回路ECCを介して出力緩衝 装置に伝送される。エラーが検出された場合には、 回路ECCは信号ERを有効にし、これは回路3 により報告される。

> 春込みの場合には、データが回路SCDの出力 鉄街装置中に存在すれば、制御回路SCAは倡号 LDLの1つにより信号LDをアクティブにし、 この信号LDはモジュールに伝送されて、抜モジ ュールがメモリバスに存在するデータ DTを報告 するのを許可する。

以上の説明は正常のメモリアクセスに関するも

のである。

本発明を実施するため、変換回路 4 は交換すべきモジュール中と交換用モジュール中での普込み 操作の同時実行を可能にする。また、変換回路 4 は交換すべきモジュールだけに読取り操作の実行 を許可する手段を備えるか、あるいはこのような 手段に接続されていなければならない。

回路 4 とこれに付属する上記手段の詳細な説明 は後に行うが、その前に第 3 図を参照にして回路 が受ける論理信号を発生させることができる手段 について説明することにする。

第3図は、回路SCAに属する論理選択回路に付属する論理構成の連想テーブル2を示す。 練取りまたは書込み要求を実行するために、制御エニットSCUは対応するアドレスADLをアドレスADLはさらに3つの主要領域に区分することができる。すなわち、アドレスの大きい重みから形成される領域ADでBおよび残りのピットから形成される領域ADで

受けたアドレスADLと該当する論理モジュール j間に対応を成立させるため、各レジスタの内容は、アドレスの大きい重みADHおよびり小さい重みADBと比較される。これらの比較は、比較響 K<sub>1</sub>、 K<sub>2</sub>、... K<sub>1</sub>... K<sub>8</sub>中で行われ、通常これら回路のうちただ1つの回路が一

取信号HIT、、HIT、、... HIT」、HIT」、HIT」、TTT スにまた は でった ないできる。一致信号HIT」に応じて、論理といてきる。一致信号HIT」に応じて、論理選択信号STL」、STL」、、STL」、「こまの機能状態では、の1つをアクティブにする。の論、この論理を以よるという条件でのみアクティブにすることができる。

一致信号HIT」はまた、すでに説明した信号 しDLまたはEDLのどちらをアクティブにする べきかを選択するために、制御回路SCAが使用 する。すでに述べたように、これらの要素は、メ モリのアドレス指定に通常使用される技術に属す ので、その詳細な説明は本発明の範囲を越えるこ とになる。

第4図は、選択信号ST、STLに関する変換

回路4の一部を示す。この回路は、メモリバスが 接続ロケーションを有するのと同数のマルチプレ クサMX」、MXェ、、、、MX」、MX。を値 える。各マルチプレクサは入力で論理選択信号S Tし、、、、、、STし。から構成される信号S Tしを受ける。これらマルチプレクサには、物理 構成のレジスタRPi 、RPi 、,,,,RPi 、 RP、がそれぞれ付属している。各マルチプレク サMXiは、これに付属する物理構成レジスタR P: の内容により制御される。各レジスタRP: は、サービスプロセッサの受けた順番に応じて保 守回路5Aにより再ロードされることができる。 マルチプレクサの出力は、コネクタC、、C』、 . . . C. 、C. にそれぞれ送られた、従って、 物理モジュールMU、、MU。、. . . 、MU. 、 MU、にそれぞれ向けられたST、、ST。、. .. ST<sub>1</sub>、ST,を送る。

第4図の回路の機能を説明する前に、マルチプレクサMX:の1つと、物理モジュールMU:に割り当てられ、紋マルチプレクサに付属した物理

構成レジスタを詳細に示す第5図を参照にして説 "明するにとにする。マルチプレクサM X 。は、n 。 個の入力STL, 、STL, 、. . . STL, 、 STL。および出力STL。を備える。マルチプ レクサの入力Aに与えられたアドレス信号に応じ て、確認入力Vに与えられた確認信号がアクティ ブであるとき、出力ST。は、入力STL」のし つの箘を取る。物理構成レジスタRP; は物理モ ジュールMU,に付属する給理モジュールML。 の番号を含む。レジスタRP,には、ステータス マルチバイブレータ回路BE;が付属し、この回 路の出力はマルチプレクサMX。の確認入力Vに 接続されている。マルチパイプレータ回路BE。 は物理モジュールMU」に付属するステータスイ ンジケータON。を含む。保守回路5Aは、レジ スタRP、およびマルチパイプレータ回路BE、 に入力信号それぞれCHMLIとCHI、ならび に確認信号それぞれVMLとVCHを供給する。 このような構成により、サービスプロセッサは

レジスタRP』に任意の論理モジュールMし、の

番号をロードすることができる。従って、論理モジュール」を物理モジュールMU,に対応させるためには、レジスタRP,の内容ML,を強制的に位うにするだけでよい。この場合、信号STL」の活動化は、物理モジュールMU,の選択を可能にする信号ST,の活動化を引き起こす。

論理信号EDLおよびしDLの物理信号EDおよびしDへの変換は、第4図の手段と同じ回路手段により実現することができる。勿論、レジスタRP,とステータスマルチバイブレータ回路BE,は、3つの変換回路に共通でってもよい。

例えば、初め論理モジュール」に対応したモジュールMU、の内容を交換用モジュールMU、中に再コピーするためには、まず強」をレジスタRP、にロードする。従って、モジュールMU、とRP、は、双方とも値」を含む。このようにして、論理モジュール」に向けられた全春込み要はは、モジュールMU、とMU、に物理的に同時に向けられる。以下の説明では、読取りの場合はどのように

扱うかを見ることにする。

選択信号および制御信号の変換の問題は、第4 図の回路により解決されたので、以下は第6 図を 参照にして、監視信号、すなわちモジュールによ り送られる信号について扱うことにする。

ートG,の入力に接続されるように、デマルチブ レクサの出力に接続された論理ゲートG:、G.、 ... G. を備える。各論理ゲートG. は、論理 使用中信号BUSYLを供給する。モジュールの 使用中信号BUSY。が、このモジュールが使用 中のとき、論理値1を取るとするならば、ゲート G」はゲートOUである。このように、再コピー の最中に、2つのレジスタ、例えば、RP、とR P,には同じ論理番号jがロードされる。対応す るデマルチプレクサDX,とDX,は、同じ論理 ゲートG」の入力にこれらモジュールの使用中信 号BUSY、とBUSY、を伝送する。その結果、 モジュールMU! またはMU, のいずれかが使用 中のとき、ゲートG」の出力BUSY」は論理値 1を取り、論理モジュール j、 従って、対応する 物理モジュールMU、とMU、の選択を一切禁止 する。

物理信号DOFの論理信号DOFしへの変換を 実施するために同様の回路を使用することができ る。

以上、モジュールMU、の内容の別のモジュー ルM"U、への再コピーは、読取りを行った後、物 理モジュールMU。に初め付属していた論理モジ ュール」により覆われる全メモリ空間の再番込み を行うことにより実現されることを見てきた。物 理モジュールのレベルでは、問題の論理モジュー ルうに関する全ての銃取りは、交換すべきモジュ ールMU」だけにより実行されなければならない のに対し、全ての昔込みは、交換すべきモジュー ルMU,と交換用モジュールMU,で同時に実行 されなければならない。この操作を可能にするた めに、交換用モジュールは、このモジュールの統 取りの全実行を妨げるため目印を付けなければな らない。この目的のためには、多数の解決法が考 えられる。例えば、交換用モジュールに向けての 全ての読取り要求の伝送を禁止することができる。 これは、読取り操作が実行されたとき、対応する 物理モジュールの代替ステータスを知らせるイン ジケータに応じて、該当するマルチプレクサの確 認信号を強制的にゼロにすることにより実現する

ことができる(WR=0)。この解決法を実施するためには、各物理構成レジスタRP」にモードマルチパイブレータ回路を付属させるだけでよい。このマルチパイブレータ回路の論理状態は、対応する物理モジュールが「正式な」モジュール、あるいは交換用モジュールであるかを示す。このとき、アルチブレクサの確認信号Vは、モードマルチパイブレータ回路BE」の論理状態および読取り/舎込み信号WRによって決定される。

しかし、この解決法は、次のような点を考慮に入れた場合に問題が生じる。再コピーが終了するるで、交換用モジュールが正式のモジュールは非でなられた。 ではない。 このようなステータスの変更ではない。 このようなステータスの変更では、 ちによりでは、 この保守回路 5 は、 なり実行されるが、 この保守回路 5 は、 すっとよりでしたいモジュールMU、に付属すっしたマスインジケータのN、をゼロにリセットは

このような機構により、実施が非常に複雑になることは明らかである。このために、本発明の特徴に従い、異なる解決法が採用された。この方法によれば、読取りならびに書込みの全ての要求は、交換すべきモジュールと交換用モジュールに同時

に送られる。しかし、読取りの場合には、交換すべきモジュールだけがこのモジュールにアクセスされたデータを実際に送ることを許可される。 その結果、ステータスの変更は、情報を失うことなく読取りの最中に行うことができる。

この解決法の実施について、メモリモジュール MU」、ならびにメモリバスMBと交換された主 要信号を示す第7図を参照にして以下に説明する ことにする。

および出力緩衝装置とこれらに付属する増幅器から構成されるインターフェース回路10を介してバスMBに接続される。制御装置7も同様に、保守提作を実施するためサービスプロセッサSPに保守ラインC」を介して接続される保守回路7Aを備える。

本発明の特徴に従えば、モジュールMU、は、制御装置でから出た信号E、制御ユニットSCUかた出た信号CHMODおよび保守回路でAから出た信号SMODに応じて、信号ENによりインターフェース10の出力の増幅器を制御する禁止回路11を備えている。

正常な機能状態では、モジュールMU」は、受けた読取りおよび書込み要求に応答する。反対に、モジュールMU」が交換用モジュールであれば、このステータスはサービスプロセッサにより保守回路7Aに通知される。保守回路7Aは、代替モードへの条件付け信号SMODをアクティブにし、この信号が禁止回路11を操作し、インターフェース回路10によりデータの伝送を全て遮断する。

本発明によれば、伝送制御信号Eは、増幅器LO の確認入力に直接ではなく、禁止回路11を介して 与えられる。回路11はモードマルチパイブレータ 回路BMと論理ゲート12を備え、彼ゲートの出力 ENは増幅器10Aの確認入力に接続される。さら に、マルチパイプレータ回路BMの条件付け入力 Sは回路でAから出る信号SMODを受ける。マ ルチバイブレータ回路BMのゼロリセット入力R .は信号CHMODを受ける。増幅器10Aは、その 強認入力が論理値ゼロを受けたとき、高インピー ダンス状態にあると仮定する。さらに、モードマ ルチバイブレータ回路BMが論理道!の状態にあ るとき、対応するモジュールは代替スチータスを 有するものとする。マルチパイプレータ回路BM の逆転出力Q。はこのときゲートET12の入力に 接続され、ゲートET12の第2の入力は制御装置 ?から出た伝送制御信号Eを受ける。

第8図の回路は、次のように機能する。交換用 モジュールがパスMBに接続されると、サービス プロセッサは信号SMODを強制的に論理値しに モジョールMU;をその正常級能状態に戻すためには、モジュールMU;のステータスを制御ユニットSCUによるモード変更信号CHMODの伝送により変える。信号CHMODに応じて、禁止回路は元の状態に戻り、データの伝送を許可する。

第8図は、インターフェース10の出力増幅器10 Aに関連して禁止回路11をさらに詳細に示す。統取りでは、エラー検出および訂正回四ドされた後、出力増幅器10 Aによりがスメモリを目のでは、かり、この情報をである。 従来のメモリを目のではよりにはよりにはよりにはよりにはよりはとき、信号を高インとで、増幅器10 Aを高インとで、増幅器10 Aを高インとが増幅器10 Aを高インとが増幅器10 Aを高インとが増幅器10 Aを高インとが増幅器10 Aを高インとが増幅器10 Aを高インとが表記して、対域に置かれ、援張されるが受ける。

する。マルチバイブレータ回路 B M は従って、状態 M O D = 1 を取り、反転信号 M O D\* がゲート 12の入力に与えられる。その結果、このゲートの出力はゼロになり、これによって増幅器10 A はっかったなり、これによって増幅器10 A はのデータの路 B M がゼロによってマルチバイブレータ回路 B M がゼロにりセットされる。増幅器10 A は、制御装置 7 の信号 E により通常制御される。

一度ただしつのモジュールを交換するだけでよいなら、代替ステータスを有する多くともしつのモジュールがある。ステータスの変更は、全モジュールに共通の単一の信号CHMODにより実施することができる。反対に、一度に複数の交換を実施できるようにしたい場合には、各モジュールに、ので特定のモード変更信号CHMODを選択的に送ることができるようにしなければならない。この解決法は、メモリバスのコネクタ数と向数の

モード変更ラインと、これらラインの選択手段と を備えるという条件で、第8図に示す回路により 実施することができる。

第9図の回路の機能は次の通りである。所定の 交換用モジュールのモードマルチパイブレータ回

セッサに通知される。これらの情報に応じて、サービスプロセッサは欠陥のある物理モジュールに付属する論理モジュール番号を決定することができる。 さらに、サービスプロセッサの保守コンソールにより故障がオペレータに通知される。

オペレータが交換を実施したいときには、使用可能なコネクタに交換用モジュールMU。を配数 ちる。この操作の前に、通常システムの機能を妨害することなく上記接続を可能にする予備操作が行われることに留意されたい。これについて領では対しては、本出類人により、1988年12月9日出頭のれたば、本出類人により、1988年12月9日出頭取れたフランス国特許出頭第88 16194号「複数の取文は、フランス国特許出頭第88 16194号「複数の取文の可能なユニットを有する電子システム」の内容は、大文の一部を成すものと考えなければならない。

次にオペレータはサービスプロセッサに再コピーの実施を命令する。これによってサービスプロセッサは下記の操作をアクティブにする。

─ 保守回路 7 A を介して、信号 S M O D により 交換用モジュールM U、のモードマルチパイブレ 路BMをOにリセットするため、サービスプロマントするため、サービスプロマントするため、サービスプロマンチがクロにより予備を作用、、ののははアン・トロークの路を1にする。それでは、ないののでは、では、アン・カーののでは、では、アン・カーのでは、では、アン・カーのでは、では、アン・カーのでは、

これから、まず一度にただ1つのモジュールの · 交換を行う単純な場合を仮定してモジュール交換 の完全な手類について説明することにする。

通常、モジュールMU、の交換は、制御ユニットSCUのエラー検出および訂正回路ECCにより読取りのエラーER検出により行われる。このエラーは対応するアドレスと同時にサービスプロ

ータ回路BMを!にし(第8図)、

一 保守回路 5 A を介して、モジュールMU、の物理構成レジスタ R P、に、故障モジュールに付属する論理番号と同じ番号をロードし、付属するステータスマルチパイブレータ回路 B E、を 1 にし (第 5 図)、

一 該当するメモリ空間を示すため、処理手段CPUによりパラメータを移行し、プロセッサの1つで再コピーのプログラムまたはマイクロプログラムを起動し(第1図)、

- 処理手段により通知された再コピー操作の終 了を報告し、

― 保守回路 5 Aを介して、交換すべきモジュールに付属するステータスマルチパイプレータ回路 BE: を 0 にすると同時に、モード変更信号CH MODを 1 にする(第2、5、7、8図)、

一 保守コンソールにより、再コピーが終了し、 故障カードを引き出すことができることを示す。

上記操作の後、オペレータは、システムを問題 なくカードを引き出せる状態にしてから故障カー ドを引き出すことができる。

"複数のモジュールを同時に取り替えたい場合に は、上記ど同様の操作を適用するが、オペレータ はサービスプロセッサに予め操作された物理モジュールの同一性を知らせておく必要がある。 さら に、交換用モジュールのモードマルチバイブレー タ回路BMの状態の変更の前に、予備条件付けマ ルチバイブレータ回路BPの条件付けを行う(第 9図)。

#### 図面の間単な説明 4. 簡単な図面の説明

第1図は、本発明の実施のためのデータ処理システムを概略的に表し、

第2図は、本発明に従うシステムのメモリ制御 ユニットの構成を示し、

第3図は、論理選択信号を発生するためのメモリ制御ユニットの手段を示し、

第4 図は、メモリ制御ユニットにより送られる 信号の論理-物理変換回路を示し、

第5図は、第4図に示した変換回路の実施例の

詳細を示し、

第 6 図は、メモリ制御ユニットが受けた信号の 物理ー論理変換回路を示し、

第1図は、メモリモジョールと、核モジュール がパスと交換する主要信号を示し、

第8図は、メモリモジュールの読取り禁止回路 を示し、

第9図は、禁止回路の別の実施例を示す。

#### (主な参照番号)

CCU・・処理手段、

SCU・・メモリ制御ユニット、

SB・・システムパス、

MB・・メモリバス、

100・・入力・出力ユニット、

 $C_1 \setminus C_2 \setminus C_1 \setminus \cdots \setminus C_r$ 

・・接続ロケーション、

 $MU_1$  ,  $MU_2$  ,  $MU_3$  ,  $\cdots$  , MU ,

・・メモリモジュール、

SP・・サービスプロセッサ、

1・・入力級街装置、 2・・連想テーブル、

3 · · 出力抵衝裝置、 4 · · 変換回路、

5・・保守回路、 6・・論理選択回路、

7・・制御装置、

ECC・・エラー検出ー訂正回路、

 $M\ X\ _1\ _{\bullet}\ M\ X\ _2\ _{\bullet}\ M\ X\ _1\ _{\bullet}\ \cdot\ \cdot\ \cdot\ _{\bullet}\ M\ X\ _{\bullet}$ 

・・マルチプレクサ、

RP<sub>1</sub> 、 RP<sub>2</sub> 、 RP<sub>1</sub> 、 · · · 、 RP<sub>r</sub>

・・物理構成レジスタ、

BE;・・ステータスマルチパイブレータ回路、

 $DX_1, DX_2, DX_1, \dots, DX_r$ 

・・デマルチプレクサ、

 $G_1$  、 $G_2$  、・・・  $G_n$  ・・・ 論理ゲート、

ON: ・・ステータスインジケータ、

8・・メモリ回路、 9・・入力緩衝装置、

10・・インターフェース回路、

11・・禁止回路、 12、13・・論理ゲート、

BM・・モードマルチパイプレータ回路、

特許出願人 ビュル エス アー。 代 理 人 弁理士 越場 隆

# FIG. 1 CPU Iou ÇP6 SA MCI MC2 SR SCU MC3 Ci MB MU4 MUZ MUZ MII.






FIG. 8





第1頁の続き

**@発 明 者 ジャンージャック ペープランス国 92100 ブローニュ ビャンクール リュロー ドウ パリ 64**